Рефераты Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center

Вернуться в Аппаратное обеспечение и компьютерные сети

Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center
The abstractThe diploma text contens:pages - pictures -additions - Key words: testing, model, synchronizing device, demultiplexer, register, counter, gate, D-flip, T-flip. The aim of this work is developing program testing method for digital devices. The draughts of the structural electrical schemes of demultiplexer, counter, register and synchronizing device are the add of this work.РефератПояснительная записка содержит:страниц - рисунков - приложений - Ключевые слова: тестирование, модель, синхронизирующее устройство, демультиплексер, регистр, счетчик, вентиль, D-триггер,T-триггер. Целью данной работы является разработка методики программного тестирования цифровых устройств. Прилагаются: чертежи структурных электрических схем демультиплексера, вычитающего счетчика, регистра, синхронизирующего устройства.1 ВведениеВ настоящее время промышленностью выпускаются интегральные схемы сложные по своей структуре и функциональному предназначению. В сязи с этим возникает проблема контроля выхода годных интегральных схем и выявления причин возникающих неполадок.Затраты на тестирование сложных интегральных схем с привлечением контрольно-измерительной аппаратуры может во много раз превышать стоимость самой интегральной схемы из-за длительности процесса тестирования и сложности его реализации. Тестирование на модели разрабатываемой интегральной схемы существенно удешевляет процесс тестирования и сокращает время его осуществления. На основе проекта интегральных схем, разработанного на этапах логического и топологического проектирования, создаются реальные их образцы . Каждый образец должен затем пройти функциональный контроль, устанавливающий правильность его работы. В общем случае при тестировании на математической модели или реальном образце обнаруживаются неисправности интегральной схемы путем анализа состояний ее выхода на определенных наборах входных сигналов. Успешное решение задачи тестирования нтегральной схемы на всех стадиях проектирования и изготовления определяет в конечном итоге ее важнейшие характеристики, такие, как бездефектность проектирования, надежность и устойчивость работы, стоимость образцов и другие. Различают два вида тестирования интегральных схем: а) функциональное тестирование, осуществляемое на всех этапах разработки логической схемы; б) функциональный контроль правильности работы образцов интегральных схем после их изготовления. 2 Возможности PSpice как среды моделирования и тестированияцифровых устройствПрограмма PSpice составляет основу системы Design Center, поэтому рассмотрим ее возможности подробнее. Программа PSpice позволяет проводить следующие виды анализа: - расчет режима цепи по постоянному току (проводится вначале моделирования перед выполднением других видов анализа без указания специальных деректив; - многовариантный расчет режима по постоянному току (.DС); - многовариантный параметричный анализ (.STEP); - расчет малосигнальных чувствительностей в режиме по постоянному току (.SENS); - расчет малосигнальных передаточных функций в режиме по постоянному току (.TF); - расчет частотных характеристик линеаризованной цепи (.AC); - расчет спектральной плотности внутреннего шума (.NOISE); - расчет переходных процессов при воздействии сигналов различной формы (.TRAN); - спектральный анализ (разложение в ряд Фурье результатов расчета переходного процесса) (.FOUR); - статистический расчет по методу Монте-Карло (.MC); - расчет на наихудший случай (расчет чувствительности схемы при выбранном виде анализа (.DC, .AC, .TRAN) к параметрам моделей элементов и основанный на этом анализе расчет наихудшего случая по заданному критерию) (.WCASE).3 Тестирование цифровых устройств на примере синхронизирующего устройства 3.1 Описание и принцип действия тестируемого устройстваРассматриваемое синхронизирующее устройство должно под действием комбинации входных сигналов обеспечивать работу в трех режимах: - режим линии задержки цифровых сигналов; - режим формирования пачек импульсов цифровых сигналов; - режим делителя частоты цифровых сигналов
Добавить в Одноклассники    

 

Rambler's Top100